

试卷代号:1011

座位号

中央广播电视大学 2007—2008 学年度第一学期“开放本科”期末考试

计算机专业 计算机组成原理 试题

2008 年 1 月

题号	一	二	三	四	总分
分数					

得分	评卷人

一、选择题(每小题 3 分,共 30 分)

- 冯·诺依曼机工作方式的基本特点是()。
A. 多指令流单数据流
B. 按地址访问并顺序执行指令
C. 堆栈操作
D. 存储器按内部选择地址
- 计算机系统中的存储器系统是指_____,没有外部存储器的计算机监控程序可以存放在_____中。()
A. RAM,CPU
B. ROM, RAM
C. 主存储器, RAM 和 ROM
D. 主存储器和外存储器, ROM
- 某机字长 16 位,采用定点小数表示,符号位为 1 位,尾数为 15 位,则可表示的最大正小数为_____,最小负小数为_____。()
A. $+(2^{16}-1), -(1-2^{-15})$
B. $+(2^{15}-1), -(1-2^{-16})$
C. $+(1-2^{-15}), -(1-2^{-15})$
D. $+(2^{15}-1), -(1-2^{-15})$
- 在定点数运算中产生溢出的原因是()。
A. 运算过程中最高位产生了进位或借位
B. 参加运算的操作数超出了机器的表示范围
C. 运算的结果的操作数超出了机器的表示范围
D. 寄存器的位数太少,不得不舍弃最低有效位

5. 间接寻址是指()。
- A. 指令中直接给出操作数地址
 - B. 指令中直接给出操作数
 - C. 指令中间接给出操作数
 - D. 指令中间接给出操作数地址
6. 输入输出指令的功能是()。
- A. 进行算术运算和逻辑运算
 - B. 进行主存与 CPU 之间的数据传送
 - C. 进行 CPU 和 I/O 设备之间的数据传送
 - D. 改变程序执行的顺序
7. 某计算机的字长是 8 位,它的存储容量是 64KB,若按字编址,那么它的寻址范围应该是()。
- A. 0—128K
 - B. 0—64K
 - C. 0—32K
 - D. 0—16K
8. 若主存每个存储单元为 16 位,则()。
- A. 其地址线也为 16 位
 - B. 其地址线与 16 无关
 - C. 其地址线为 8 位
 - D. 其地址线与 16 有关
9. 在计算机 I/O 系统中,在用 DMA 方式传送数据时,DMA 控制器应控制()。
- A. 地址总线
 - B. 数据总线
 - C. 控制总线
 - D. 以上都是
10. 在计算机总线结构的单机系统中,三总线结构的计算机的总线系统由()组成。
- A. 系统总线、内存总线和 I/O 总线
 - B. 数据总线、地址总线和控制总线
 - C. 内部总线、系统总线和 I/O 总线
 - D. ISA 总线、VESA 总线和 PCI 总线

得 分	评卷人

二、填空题(每空 2 分,共 32 分)

1. 主频是计算机的一个重要指标,它的单位是_____ ;运算速度的单位是 MIPS,也就是_____。
2. 十进制到二进制的转换,通常要区分数的_____部分和_____部分,并分别按_____和_____部分两种不同的方法来完成。
3. 寻址方式要解决的问题是如何在指令中表示一个操作数的地址,如何用这种表示得到操作数、或怎样计算出操作数的地址。表示在指令中的操作数地址通常被称为_____ ;用这种形式地址并结合某些规则,可以计算出操作数在存储器中的存储单元地址,这一地址被称为数据的_____。
4. 三级不同的存储器,是用读写速度不同、存储容量不同、运行原理不同、管理使用方法也不尽相同的不同存储器介质实现的。高速缓冲存储器使用_____实现,主存储器使用_____实现,而虚拟存储器则使用_____上的一片存储区。
5. 在计算机主机和 I/O 设备之间,可以采用不同的控制方式进行数据传送。通常分为以下五种方式,即_____、_____、_____、_____和_____。

得 分	评卷人

三、计算题(共 28 分)

1. 写出 $X=10111101$, $Y=-00101011$ 的双符号位原码、反码、补码表示,并用双符号补码计算两个数的差。(每空 2 分,共 18 分)

	原 码	反 码	补 码
$X=10111101$			
$Y=-00101011$			
$X-Y$			

2. 把正确的答案或选择写进括号内(二进制需要小数点后保留 8 位)(每个 2 分,共10 分)

$$(0.71)_{10} = (\quad)_{\text{BCD}} = (\quad)_2 = (\quad)_{16}$$

$$(1AB)_{16} = (\quad)_2 = (\quad)_{10}$$

得 分	评卷人

四、简答题(每小题 5 分,共 10 分)

1. 高速缓冲存储器在计算机系统中的作用是什么,用什么类型的存储器芯片实现,为什么?

2. 开中断,关中断的含义是什么? 他们的作用是什么?

试卷代号:1011

中央广播电视大学 2007—2008 学年度第一学期“开放本科”期末考试
计算机专业 计算机组成原理 试题答案及评分标准
(供参考)

2008 年 1 月

一、选择题(每小题 3 分,共 30 分)

1. B 2. D 3. C 4. C 5. D
6. C 7. B 8. B 9. D 10. B

二、填空题(每空 2 分,共 32 分)

1. MHZ 每秒百万指令数
2. 整数 小数 除 2 取余数 乘 2 取整数
3. 形式地址 物理(有效)地址
4. 静态存储器芯片 动态存储器芯片 快速磁盘设备
5. 程序直接控制方式 程序中断传送方式 直接存储器存取方式
 I/O 通道控制方式 外围处理机方式

三、计算题(共 28 分)

1. (每空 2 分,共 18 分)

	原 码	反 码	补 码
$X=10111101$	00 10111101	00 10111101	00 10111101
$Y=-00101011$	11 00101011	11 11010100	11 11010101
$X-Y$	0110010010(溢出)	1111101001	00 11101000

2. (每个 2 分,共 10 分)

$$(0.71)_{10} = (0.01110001)_{\text{BCD}} = (0.10110101)_2 = (0.B5)_{16}$$

$$(1AB)_{16} = (000110101011)_2 = (427)_{10}$$

四、简答题(每小题 5 分,共 10 分)

1. 高速缓冲存储器,是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上 CPU 读写速度要求的矛盾。它的实

现原理,是把 CPU 最近最可能用到的少量信息(数据或指令)从主存复制到 CACHE 中,当 CPU 下次再用这些信息时,它就不必访问慢速的主存,而直接从快速的 CACHE 中得到,从而提高了得到这些信息的速度,使 CPU 有更高的运行效率。

2. 通常是在 CPU 内部设置一个“中断允许”触发器,只有该触发器被置为“1”状态,才允许 CPU 响应中断请求,该触发器被置为“0”状态,则禁止 CPU 响应中断请求。为此,在指令系统中,为操作“中断允许”触发器,应设置“开中断”指令(置“1”中断允许触发器)和“关中断”指令(清“0”中断允许触发器)。