

试卷代号:1254

座位号

中央广播电视大学 2008—2009 学年度第一学期“开放本科”期末考试

计算机组成原理 A 试题

2009 年 1 月

题号	一	二	三	四	总分
分数					

得分	评卷人

一、选择题(每小题 3 分,共 36 分)

1. 某机字长 32 位,采用定点整数表示,符号位为 1 位,尾数为 31 位,则可表示的最大正整数为_____,最小负整数为_____。()
A. $+(2^{31}-1), -(2^{31}-1)$ B. $+(2^{31}-1), -(2^{32}-1)$
C. $+(2^{30}-1), -(2^{30}-1)$ D. $+(2^{31}-1), -(1-2^{-31})$
2. 在定点二进制运算器中,加法运算一般通过()来实现。
A. 原码运算的二进制加法器 B. 反码运算的二进制加法器
C. 补码运算的十进制加法器 D. 补码运算的二进制加法器
3. 定点数补码加法具有两个特点:一是符号位与数值位一起参与运算;二是相加后最高位上的进位()。
A. 与数值位分别进行运算 B. 与数值位一起参与运算
C. 要舍去 D. 表示溢出
4. 长度相同但格式不同的 2 种浮点数,假设前者阶码长、尾数短,后者阶码短、尾数长,其他规定均相同,则它们可表示的数的范围和精度为()。
A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大且精度高
C. 后者可表示的数的范围小但精度高 D. 前者可表示的数的范围小且精度高

5. 直接寻址是指()。
- A. 指令中直接给出操作数地址
 - B. 指令中直接给出操作数
 - C. 指令中间接给出操作数
 - D. 指令中间接给出操作数地址
6. 堆栈寻址的原则是()。
- A. 随意进出
 - B. 后进先出
 - C. 先进先出
 - D. 后进后出
7. 组成硬连线控制器的主要部件有()。
- A. PC、IP
 - B. PC、IR
 - C. IR、IP
 - D. AR、IP
8. 微程序控制器中, 机器指令与微指令的关系是()。
- A. 每一条机器指令由一条微指令来执行
 - B. 每一条机器指令由一段用微指令编成的微程序来解释执行
 - C. 一段机器指令组成的程序可由一条微指令来执行
 - D. 一条微指令由若干条机器指令组成
9. 若主存每个存储单元存 8 位数据, 则()。
- A. 其地址线也为 8 位
 - B. 其地址线与 8 无关
 - C. 其地址线为 16 位
 - D. 其地址线与 8 有关
10. CPU 通过指令访问 Cache 所用的程序地址叫做()。
- A. 逻辑地址
 - B. 物理地址
 - C. 虚拟地址
 - D. 真实地址
11. 在独立编址方式下, 存储单元和 I/O 设备是靠()来区分的。
- A. 不同的地址和指令代码
 - B. 不同的数据和指令代码
 - C. 不同的数据和地址
 - D. 不同的地址
12. 在采用 DMA 方式高速传输数据时, 数据传送是通过计算机的()传输的。
- A. 控制总线
 - B. 专为 DMA 设的数据总线
 - C. 地址总线
 - D. 数据总线

得 分	评卷人

二、判断题(将判断结果填在括弧内,正确打√号,错误打×号,每小题 3 分,共 15 分)

1. 只有定点数运算才可能溢出,浮点数运算不会产生溢出。 ()
2. 间接寻址是指指令中间接给出操作数地址。 ()
3. 程序计数器的位数取决于指令字长,指令寄存器的位数取决于机器字长。 ()
4. 半导体 RAM 信息可读可写,且断电后仍能保持记忆。 ()
5. DMA 传送方式时,DMA 控制器每传送一个数据就窃取一个指令周期。 ()

得 分	评卷人

三、简答题(共 29 分)

1. 简述计算机运算器部件的主要功能。(7 分)
2. 一条指令通常由哪些部分组成? 简述各部分的功能。(8 分)
3. 什么是高速缓冲存储器? 在计算机系统中它是如何发挥作用的?(7 分)
4. 解释术语:总线周期。(7 分)

得 分	评卷人

四、计算题(每题 10 分,共 20 分)

1. 写出 $X=10111101$, $Y=-00101011$ 的原码和补码表示,并用补码计算两个数的差。
2. 将十进制数 47 化成二进制数,再写出它的原码、补码表示(符号位和数值位共 8 位)。

试卷代号:1254

中央广播电视大学 2008—2009 学年度第一学期“开放本科”期末考试

计算机组成原理 A 试题答案及评分标准

(供参考)

2009 年 1 月

一、选择题(每小题 3 分,共 36 分)

- | | | | | |
|-------|-------|------|------|-------|
| 1. A | 2. D | 3. C | 4. C | 5. A |
| 6. B | 7. B | 8. B | 9. B | 10. A |
| 11. A | 12. D | | | |

二、判断题(每小题 3 分,共 15 分)

- | | | | | |
|------|------|------|------|------|
| 1. × | 2. √ | 3. × | 4. × | 5. × |
|------|------|------|------|------|

三、简答题(共 29 分)

1. 简述计算机运算器部件的主要功能。(7 分)

答:运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完成对数据的算术和逻辑运算,由其内部的 ALU 承担。运算器的第二项功能是暂存将参加运算的数据和中间结果,由其内部的一组寄存器承担。另外,运算器通常还作为处理机内部传送数据的重要通路。

2. 一条指令通常由哪些部分组成? 简述各部分的功能。(8 分)

答:通常情况下,一条指令要由操作码和操作数地址两部分内容组成。其中第一部分是指令的操作码,它确定了本条指令是执行算术、逻辑、读写等多种操作中的哪一种功能,计算机为每条指令分配了一个确定的操作码。第二部分是指令的操作数地址,用于给出被操作的信息(指令或数据)的地址,包括参加运算的一或多个操作数所在的地址,运算结果的保存地址,程序的转移地址、被调用的子程序的入口地址等。

3. 什么是高速缓冲存储器? 在计算机系统中它是如何发挥作用的?(7 分)

答:高速缓冲存储器,是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上 CPU 读写速度要求的矛盾。它的实

现原理是,把 CPU 最近最可能用到的少量信息(数据或指令)从主存复制到 CACHE 中,当 CPU 下次再用这些信息时,它就不必访问慢速的主存,而直接从快速的 CACHE 中得到,从而提高了得到这些信息的速度,使 CPU 有更高的运行效率。

4. 解释术语:总线周期。(7 分)

答:总线周期通常指的是通过总线完成一次内存读写操作或完成一次输入输出设备的读写操作所必需的时间。依据具体的操作性质,可以把一个总线周期区分为内存读周期、内存写周期、I/O 读周期和 I/O 写周期等 4 种类型。

四、计算题(每题 10 分,共 20 分)

1. (10 分)

$$[X]_{\text{原}} = 0\ 10111101$$

$$[Y]_{\text{原}} = 1\ 00101011$$

$$[X]_{\text{补}} = 0\ 10111101$$

$$[Y]_{\text{补}} = 1\ 11010101$$

$$[X-Y]_{\text{补}} = 0\ 11101000$$

2. (10 分)

$$(47)_{10} = (0101111)_2$$

原码 0 0101111

补码 0 0101111